Без заголовка

/// Очень быстро устареет... /// В соотношении? Не думаю. Даже железно-реализованная тернарная логика при кремниевой компиляции занимает примерно столько же квадратов, что и эквивалентная бинарно-векторная. А про соотношение скоростей работы/тактирования одних и тех же IP-ядер в софте, FPGA и ASIC я в другом месте отметился. Скорострельность сложных мульти-FSM типа OpenSPARC , реализованных "в масках" и FPGA различается раз в 5 как минимум. DSP — ещё на порядок хуже. Даже вроде как заточенный-под-Xilinx спецпроцык NIOS-II после конверсии в маски становится на порядок быстрее. А ведь разница между ASIC и FPGA — всего лишь замена медных проводов мультиплексорами на КМОП-транзисторах с крохотным импедансом. А не два слоя виртуализации, как в NALU.